ISSCC 2026 期间，Intel Foundry 院士 Kaladhar Radhakrishnan 带来主题演讲《IVR Solutions to enable 5kW GPUs》，直面 AI 算力爆发带来的供电极限挑战，系统阐述集成电压调节器（IVR）如何突破传统供电瓶颈，为 5kW 级 GPU 与单机柜近 1MW 功耗提供可行技术路径。

AI 工作负载带来 GPU 与数据中心功耗急剧攀升，预计 2030 年 5kW GPU 将成为现实，单机柜功耗逼近 1MW。传统主板电压调节方案 MBVR 面临瓶颈，IVR 集成电压调节器成为支撑下一代高功耗 AI GPU 的核心技术路径。

2020 至 2026 年，主流 GPU 功耗从数百瓦快速攀升至 2000–3700W，包括 Hopper、Blackwell、Gaudi2、MI300x 等系列产品。算力需求持续爆发，推动 GPU 功耗向 5kW 级别迈进，数据中心供电面临前所未有的挑战。

单机柜功耗从 120kW 向 700kW 跨越，单 GPU 功耗从 1200W 提升至 3700W，未来 5kW GPU 将进一步推高机柜功率密度，对供电架构提出革命性要求。

当前量产封装涵盖 FCBGA 2D、EMIB、Foveros‑S 等平台。凸点间距从 50μm 缩小至 25μm，互联密度提升至 1600/mm²，互联能效达到 0.15pJ/bit，为 IVR 集成与大电流供电提供物理基础。

为支撑 AI 算力需求，先进封装从第一代 EMIB 向 EMIB‑T 演进，新增 MIM 电容与 TSV 结构，提升垂直供电能力与高密度互联性能，为高功耗 GPU 提供可靠的封装底层支撑。

随着算力提升，Reticle 与封装尺寸持续扩大，HBM 与 EMIB 数量同步增加，2028 年将实现超 24 个 HBM 与超 38 个 EMIB 配置，对供电与封装集成提出更高要求。

AI 驱动数据中心用电量持续激增，德勤预测 2035 年 AI 数据中心电力需求将增长 30 倍，美国电网压力持续加大，高效供电技术成为数据中心可持续发展的关键。

美国数据中心用电量占全国总用电量比例持续快速上升，从 2014 年的 1.9% 攀升至当前接近 12%，电网负荷压力显著增加，凸显高效供电技术的迫切性。

传统横向配电采用 12V MBVR 方案，在 1kW GPU 下已存在明显 I²R 损耗与电压跌落；当 GPU 功耗升至 5kW，损耗与压降问题急剧恶化，有效功率大幅降低，无法满足系统需求。

垂直供电可有效缓解布线损耗，但面临热机械挑战、Z 轴高度限制、MBVR 与输出解耦电容空间不足等问题，需要 IVR 技术协同突破。

推出 eDTC、eMIM‑T 高密度解耦结构，通过集成式硅电容实现大电流瞬态支撑，为 5kW GPU 提供稳定的封装级解耦能力。

采用多层内核堆叠 DTC、Landside 垂直供电电容等方案，进一步提升解耦容量与布局兼容性，满足超高功耗 GPU 对瞬态电流的严苛需求。

IVR 通过高电压近负载供电，解决传统 MBVR 瓶颈。低压 Buck 型 IVR 已大规模量产，硅电容技术进步使电容式 IVR 具备可行性，先进封装推动分离式 IVR 芯粒落地。

2012 年推出第一代 FIVR，采用空芯电感，1.8V 转 1V 效率达 90%，具备高开关频率与带宽，开启集成供电时代。

制程缩小导致 ACI 空芯电感面积缩减，substrate 核心厚度从 400μm 降至 100μm，电感性能受限，推动供电方案向磁电感方向转型。

数据中心 CPU 引入磁电感 CoaxMIL，提升 FIVR 效率与电流密度，解决空芯电感缩放瓶颈，支撑更高功耗场景。

第六代 Xeon 处理器集成 FIVR，内置约 800 颗 CoaxMIL 磁电感，最大电流 5000A，峰值效率点 1000A，验证垂直供电与磁电感方案的可行性。

CPU IVR 按核精细分区、片上集成；GPU IVR 采用大域集中供电、分离式 IVR 芯粒架构，二者均要求电流密度＞5A/mm² 与快速瞬态响应。

电感难以微型化，功率 / 体积按 α^(4/3) 缩放，占用面积大；电容更适合片上高密度集成，因此电容式 IVR 成为 5kW GPU 更优技术路线。

英特尔与UMC合作推出面向电容式 IVR 的 12nm 工艺平台，集成三大核心架构单元：采用英特尔专有 MIM 高密度电容技术、12nm FINFET 高速开关晶体管，以及 3 层厚金属层实现开关与 MIM 电容的低损耗连接。

未来将通过 TSV 垂直供电结构、更多 MIM 电容集成，进一步提升电流密度与转换效率，为 5kW GPU 提供更优的工艺支撑。

传统 SCVR 仅支持固定变比转换，无法高效稳压；C2VR 新增连续可扩展变比模块 CSCR，依托高密度 MIM 硅电容，实现全电容式连续可调稳压。

C2VR 测试芯片输入 2.4V、基准 820mV，峰值效率 90.3%–90.7%，负载阶跃 0.2A/mm²→7.5A/mm²，电流密度 10.4–10.8A/mm²，性能满足 5kW GPU 需求。

提供多层内核堆叠 DTC、单层内核 eMIM+eDTC、带 TSV 的 eMIM 垂直解耦三种方案，适配不同封装厚度、布局与成本需求，支持量产落地。

MBVR 横向配电 I²R 损耗大、电压跌落严重；IVR 方案虽增加一级转换，但整体系统效率更高，压降更小、主板损耗更低，有效功率利用率大幅提升。

Landside IVR 需散热过孔或背面冷板，占用 BGA 与 PCB 资源，冷板挤压 MBVR 布局空间，亟需下一代架构解决。

C2VR 剖面薄，可嵌入封装积层，实现垂直供电；缩短供电路径，消除背面散热依赖，靠近负载省去输出电容，系统性解决 Landside IVR 短板。

10MHz、5.4V Buck 降压调节器芯粒，在 55nm BCD 工艺上实现高效转换，验证高压高频 IVR 的技术可行性。

采用 48V→16V（2:1 SCVR）→16V→8V（多相 Buck）→8V→1V 分级转换，封装内集成 LV‑GaN 半桥，兼顾高压传输、连续调压与超大电流输出能力。

封装级 HV‑IVR 采用电感 + 电容混合拓扑，搭配高频 LDMOS/LV‑GaN 开关与多层内核 MLC 堆叠结构，电流密度＞5A/mm²，目前处于早期原型阶段。

2012 年第一代 FIVR 量产；2016–2020 年磁电感、高密度 MIM 电容落地；2024 年电容式 IVR 与 C2VR 验证成功；2028–2032 年封装级 HV‑IVR 规模商用。

总结

AI 驱动 GPU / 数据中心功耗爆炸增长，2030 年 5kW GPU 落地，机柜功耗逼近 1MW；传统 MBVR 在横向 / 垂直配电均遇物理瓶颈，无法支撑 5kW 平台；

IVR 高压近芯供电为核心解决方案；

低压 Buck IVR 已量产成熟；

C2VR 电容式方案具备高性能与可行性；

封装级 HV‑IVR 是下一代核心发展方向。